Fourniture de wafers CMOS et masques

Commissariat à l'énergie atomique et aux énergies alternatives (CEA)
Date limite
30 septembre 2026 à 14 h
Localisation
Grenoble (38)
Durée
16 semaines après notification (délai souhaité) ; au plus 4 mois après approbation finale de la base des masques
Budget
Non précisé

Fourniture de wafers CMOS et de masques pour interconnexion passive

Le marché porte sur un lot de 25 wafers CMOS de 200 mm avec réseau d’interconnexion passif à base de cuivre sur substrat silicium, ainsi qu’un jeu complet de 7 masques destiné à 4 niveaux métalliques et 3 niveaux de vias. Les wafers sont destinés à un assemblage 3D avec un procédé de circuit intégré optique GaN, sans dispositif actif FEOL, pour des applications de communication optique et d’affichage.

Conception et documentation technologique

Le fournisseur doit remettre un process design kit (PDK) donnant accès à la description complète de la technologie, comprenant notamment :

  • manuel des règles de dessin et options de procédé ;
  • description de l’empilement BEOL, des métaux et des diélectriques, avec résistivité et permittivité ;
  • fichiers technologiques pour Cadence Virtuoso, Calibre Design Rev et KLayout ;
  • fichiers de contrôle des règles de dessin et de génération des motifs dummy pour Siemens Calibre mm DRC ;
  • DRM et documentation des contrôles réalisés sur la base de données des masques.

La base de données des masques, fournie par le CEA au format GDS ou OASIS selon les règles internes du fournisseur, fait l’objet de vérifications par le fournisseur. La base finale doit être soumise à l’approbation formelle du CEA avant fabrication des masques.

Substrat et procédé

Le réseau doit être réalisé sur un wafer silicium 200 mm à faible résistivité, d’orientation cristalline 100, avec isolation par rapport à la surface du substrat. Le procédé doit être au minimum de nœud 130 nm, ou plus avancé, et présenter une reproductibilité correspondant à un niveau TRL 8.

L’empilement doit comprendre, selon la proposition, 4 niveaux métalliques et 3 niveaux de vias, ou une alternative à 2 ou 3 niveaux métalliques conforme aux exigences suivantes :

  • M1 et M2 en métal mince inférieur à 0,5 µm ;
  • M3 et M4 en métal épais supérieur à 3 µm ;
  • métal en cuivre ;
  • diélectrique inorganique, de préférence en oxyde de silicium ;
  • épaisseur diélectrique totale entre M2 et M4 d’au moins 4 µm, avec une permittivité d’environ 4 ;
  • couche diélectrique inorganique finale encapsulant totalement le dernier niveau métallique.

Règles de dessin et géométrie

La grille doit être inférieure ou égale à 0,01 µm. Les routages métalliques doivent être orientés à 0°, 90°, 45° ou 135°.

Les dimensions minimales et maximales exigées sont les suivantes :

  • M1 et M2 : espace et largeur minimaux inférieurs à 0,5 µm ; largeur maximale supérieure à 10 µm ;
  • M3 et M4 : espace et largeur minimaux inférieurs à 2 µm ; largeur maximale supérieure à 12 µm.

Le circuit CEA doit être compatible avec une taille de champ de 20 880 µm × 20 880 µm, un pas de 21 000 µm selon x et y, une périphérie externe de fonderie inférieure ou égale à 60 µm et une nappe de wafer-map centrée à zéro. Le champ est entouré d’un anneau de périphérie interne de 150 µm. Des marques d’alignement et une structure SPM sont prévues dans la périphérie du dernier niveau métallique ; certaines zones sans dummy peuvent faire l’objet d’exceptions validées par le CEA.

Contrôles, traçabilité et réception

Chaque wafer doit recevoir un code unique permettant sa traçabilité complète. Les wafers doivent être fabriqués selon la procédure qualité interne du fournisseur et rester dans la plage de spécifications du DRM. Le test électrique n’est pas obligatoire en l’absence de dispositifs FEOL tels que MOSFET ou diode.

Le fournisseur remet un certificat attestant la fabrication conformément à ses spécifications de procédé et à son DRM. Le CEA réalise un contrôle visuel de chaque wafer et peut effectuer des caractérisations physiques ou électriques complémentaires. Les non-conformités majeures peuvent conduire au rejet d’un wafer après échange avec le fournisseur.

Seuls les wafers conformes aux spécifications technologiques sont livrés et facturés. Jusqu’à 5 wafers manquants sur 25 ne donnent pas lieu à une relance de fabrication.

Emballage, livraison et suivi

L’emballage relève de la responsabilité du titulaire. Il doit protéger les fournitures jusqu’à leur destination finale, respecter les normes applicables et signaler toute condition particulière de stockage. L’étiquette des colis doit mentionner le numéro complet du marché et chaque livraison doit être accompagnée d’un certificat de conformité transmis par FTP au format XML convenu.

Le titulaire désigne un correspondant prioritaire et fournit une adresse électronique ainsi qu’un numéro de téléphone pour les demandes de livraison. Il signale immédiatement au correspondant technique toute anomalie, tout incident ou accident. Les fournitures non conformes peuvent être retournées aux frais du titulaire.

Préparez votre dossier

Critères d'évaluation

PondérationCritère

Marchés similaires

Autres appels d'offres proches encore ouverts.

Posez vos questions sur le marché

Notre IA a lu l'intégralité du DCE et répond à toutes vos questions sur ce marché.