Développement et maintenance de briques logicielles et matérielles pour calcul embarqué et simulation

Domaines techniques et technologies attendus

• Langages/technos : C, C++, Python, CUDA, OpenCL, Pytorch, ONNX Runtime, TensorRT, LiteRT, Exectorch, RTOS, Yocto, Git.
• Cibles matérielles : FPGA, GPU (NVIDIA), NPU (Ethos), MCU (Cortex), RISC‑V, DSP.
• Outils : toolchains embarquées, CI/CD, frameworks d'optimisation (quantification, pruning, TVM, CMSIS‑NN, XNNPACK).

Prestations typiques

• Portage et optimisation de modèles IA (quantification, pruning, inférence optimisée) pour exécution sur cibles embarquées.
• Développement de drivers, middleware, couches d'abstraction et intégration d'accélérateurs matériels (compilation, orchestration d'exécution, gestion d'erreurs et synchronisation).
• Rédaction et exécution de tests unitaires, d'intégration et de non‑régression, réalisation de benchmarks et validation sur cible.
• Réalisation de démonstrations applicatives sur FPGA/MPSOC/SoC intégrant accélérateurs.

Cas concret (IMX8 / Aidge)

• Développement d'un module d'export Aidge vers TIM‑VX : mapping d'opérateurs (Conv2D, SiLU, Concat), gestion des précisions (int8, fp32, …), construction et exécution du graphe TIM‑VX, tests et exemples (ex. déploiement d'un modèle type YOLOv8n).
• Livrables via demandes de fusion conformes aux guidelines du projet (processus de contribution, signature des accords contributeur, workflows de merge) ; plans de tests et résultats à fournir pour vérification.

Contraintes pratiques et de qualité

• Respect des procédures de contribution et d'acceptation du projet cible (comptes contributeurs, accords, workflows).
• Remise des livrables après validation via processus de merge ; fourniture de plans de tests et résultats de tests avant livraison.
• Maintien d'équipes qualifiées et gestion des remplaçants avec périodes de recouvrement définies.